Problema de diseño de una memoria RAM

El proyecto consiste en un problema de diseño de una memoria RAM. Este problema está dividido en 3 partes: 1. Semana 3: Diseño de los elementos de control de lectura/escritura de una memoria RAM. 2. Semana 5: Diseño de las celdas de almacenamiento de memoria RAM. 3. Semana 7: Diseño de control secuencial de una memoria RAM. Se desea diseñar el sistema de control de lectura y escritura de una memoria RAM de 32 filas x 32 columnas, donde cada dato es de 4 bits. Para la primera entrega deberá presentar una propuesta de diseño de tres circuitos combinables en Logisim: Primer entregable 1. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31) para la selección de filas y columnas de una memoria RAM, y para el control de lectura/escritura de la misma. 2. Un circuito de control con tres entradas y dos salidas a. Entrada chip select (CS) funciona como la habilitación de la memoria RAM. b. Entrada write enable (WE) para activar la escritura en la memoria. c. Entrada output enable (OE) para activar el envío de datos por el bus. Cuando CS y WE están activados, la salida E (escritura) debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están activados, la salida L (lectura) debe activarse. 3. Un circuito conversor para un display de siete segmentos, que se utilizará para visualizar posteriormente el dato disponible en la memoria RAM. La entrega consiste en un documento que presente el diseño, cálculos, diagramas, investigación y demás consideraciones que se hayan tenido para la primera entrega. Además, se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados. Segundo entregable: Continuando con el proceso de diseño de una memoria RAM, se desea diseñar y montar en Logisim los siguiente: 1. Una celda de almacenamiento de un bit para una memoria RAM utilizando cerrojos (latches). 2. Utilizando la celda de un bit, montar una celda de 4 bits (nibble). 3. Utilizando el byte, montar 4 bytes consecutivos. 4. Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8 nibbles, utilizando los elementos de control de la entrega uno, diseñe un circuito que le permita la lectura/escritura de los datos de cada una de las celdas. 5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera entrega para la visualización de los datos. La entrega consiste de un documento donde se presente el diseño, cálculos, diagramas, investigación y demás consideraciones que se hayan tenido para la segunda entrega. Además, se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados. Tercera Entrega Debido a la dificultad de las conexiones para la memoria RAM de 32x32 (son 1024 celdas de 4 bits), se desea trabajar entonces con el elemento de memoria RAM provisto por Logisim. En este sentido, deberá crear una memoria con las características del problema (32 x 32 x 4). Para esta entrega final, deberá: 1. Montar una memoria RAM de Logisim con las características del problema. 2. Adaptar los elementos de control diseñados, a la memoria RAM de Logisim. 3. Utilizar el decodificador de binario a 7 segmentos diseñado en la entrega uno para visualizar los datos de la memoria. 4. Diseñar un sistema de control mediante máquinas de estados, que le permitan controlar la lectura y escritura de datos en la memoria RAM utilizando un mismo bus de datos y direcciones para transportar la información. La entrega consiste de un documento que presente el diseño, cálculos, diagramas, investigación y demás consideraciones que se hayan tenido para la tercera entrega. Además, se debe enviar un archivo de Logisim con los circuitos solicitados.